UVM SystemVerilog Basics
  • 视频数:24
  • 总播放:8,109
  • 创建时间:2012-05-29
  • 更新时间:2012-05-29
简介:Introduction to the Universal Verification Methodology (UVM) for SystemVerilog. Explanation of the concepts, architecture and components of UVM.
播单创建者
Cadence中国
Cadence中国官方优酷帐号
取消订阅
播放
粉丝
视频